

پایان نامه کارشناسی

گرایش: الکترونیک

عنوان: بررسی تکنیک های Low Power Design و استفاده از

کی از این روش‌ها برای یک مدار نمونه

گارش: سپیده اسدی

فهرست مطالب و ضمایم:

۱	فصل ۱ : تقسیم بندی توان مصرفی در ترانزیستورها
۲	۲_ توان دینامیک
۳	۳_ توان سوئیچینگ
۴	۴_ توان اتصال کوتاه
۵	۵_ توان استاتیک
۶	۶_ توان نشستی معکوس
۷	۷_ Sub threshod leakage
۸	۸_ پارامتر های موثر در توان مصرفی
۹	۹_ ON Chip interconnect
۱۰	۱۰_ ۱_ تکنیک کا هش ولتاژ سوئینگ
۱۱	۱۱_ ۲_ تکنیک Bus-Invert Coding
۱۲	۱۲_ ۳_ تکنیک فشرده سازی اطلاعات
۱۳	۱۳_ ۴_ تکنیک LWC
۱۴	۱۴_ ۵_ تکنیک های صفر و یک به وسیله Level Signaling
۱۵	۱۵_ ۶_ تکنیک هایی که بر روی core ها پیاده سازی می شوند
۱۶	۱۶_ ۷_ تکنیک در سطح ترانزیستور
۱۷	۱۷_ ۸_ ۱_ طراحی مدار های Multi- V_{th}
۱۸	۱۸_ ۸_ ۲_ طراحی مدارهای Multi- V_{DD} voltage
۱۹	۱۹_ ۹_ مشکلات تکنیک Multi- V_{DD}
۲۰	۲۰_ ۱۰_ تکنیک های سطح گیت
۲۱	۲۱_ ۱۱_ ۱_ تکنولوژی Decomposition and Mapping
۲۲	۲۲_ ۱۱_ ۲_ اثر performance بر Technology Decomposition and Mapping
۲۳	۲۳_ ۱۱_ ۳_ تخمین احتمال تعییرات سیگنال ها
۲۴	۲۴_ ۱۲_ انتشار احتمالات
۲۵	۲۵_ ۱۳_ ۱_ ترکیب تکنیک سطح گیت و ترانزیستور
۲۶	۲۶_ ۱۳_ ۲_ (activity Postponement) input Reordering تکنیک

انشاه زنجان و ایجاد مهندسی کروه برق آزمایشگاه پژوهه برق و انشاه زنجان و ایجاد مهندسی کروه برق آزمایشگاه پژوهه برق و انشاه

زنجان و ایجاد مهندسی کروه برق آزمایشگاه پژوهه برق و انشاه زنجان و ایجاد مهندسی کروه برق آزمایشگاه پژوهه برق و انشاه زنجان
فصل ۴: پیاده سازی و شبیه سازی چند تکنیک از تکنیک های Low Power Design

۵۱

۵۲_ ۴_ جریان اتصال کوتاه در مدارات دیجیتال

۵۳

۵۴

۵۵

۵۶

۵۷

۵۸

۵۹

۶۰

۶۱

۶۲

۶۳

۶۴

۶۵

۶۶

۶۷

۶۸

۶۹

۷۰

۷۱

۷۲

۷۳

۷۴

۷۵

۷۶

۷۷

۷۸

۷۹

۸۰

۸۱

۸۲

۸۳

۸۴

۸۵

۸۶

۸۷

۸۸

۸۹

۹۰

۹۱

۹۲

۹۳

۹۴

۹۵

چکیده

در تکنولوژی جدید استفاده از قطعات دیجیتالی مانند تلفن همراه و کامپیوتر های قابل حمل و ... واز طرفی دیگر مسئله‌ی افزایش طول عمر قطعات الکترونیکی و برخی مسائل دیگر، سبب شده‌اند که

مسئله‌ی کاهش توان مصرفی در مدارات دیجیتال، موضوع تحقیقات گسترده‌ای در این زمینه گردد. لذا در سال‌های اخیر تحقیقات گسترده‌ای در زمینه کاهش توان مصرفی در مدارات دیجیتال انجام شده است. این تحقیقات بر روی تمام مراحل تولید قطعات دیجیتال انجام می‌گیرد که گستره‌ی آن از محدودی کروه برق آن شاگرد است. طراحی تا ساخت را شامل می‌شود.

با توجه به اهمیت موضوع، در این پایان نامه سعی شده است، با مطالعه‌ای بر روی تحقیقات انجام شده در این رابطه، یک مجموعه‌ای گردآوری گردد تا به عنوان یک مرجع، قابل استفاده کسانی باشد که مایلند وارد این زمینه تحقیقاتی گردد. مشکلی که در هر زمینه‌ی نو می‌باشد، عدم جمع‌بندی مناسب مطالب برای محققان می‌باشد. تحقیقات در زمینه کاهش توان نیز از این قاعده مستثنی نمی‌باشد و متأسفانه‌ی علی‌رغم اهمیت موضوع هنوز مرجعی مناسب که بتوان برای شروع موضوع استفاده کرد وجود ندارد.

لذا در این پایان نامه، با طرح مسئله و بررسی پارامترهای موثر در توان مصرفی مدارات دیجیتال سعی شده است برخی از تکنیک‌های طراحی کاهش توان معرفی گردد تا برای کسانی که علاقه‌مند به این موضوع می‌باشند دید مناسبی در مورد این زمینه ارائه گردد.

در این پایان نامه با کمک روابط توان و پارامترهای موثر در آن، به معرفی برخی از تکنیک‌های پرداخته اینم که می‌توانند در کاهش توان مصرفی نقش بسزایی داشته باشند. انتخاب این تکنیک‌ها به نحوی بوده است که در عین سادگی تکنیک‌ها به خوانندگان دید مناسبی نسبت به موضوع ارائه دهد. همچنین سعی شده است تکنیک‌ها را بر اساس مرحله‌ی تولید و نوع توان کاهشی دسته‌بندی گردد تا پیوستگی متن رعایت گردد. با این که این تکنیک‌ها عموماً در حیطه‌ی دیجیتال می‌باشند ولی قابل تعمیم به مدارات مخابراتی و آنالوگی و حتی مدارات قدرت نیز می‌باشند و انتخاب حوزه‌ی دیجیتال صرفاً

به خاطر آشنایی تمام شاخه‌های برق با این حیطه می‌باشد.

در نهایت با پیاده سازی برخی از این تکنیک‌ها و شبیه سازی آنها بر روی مدارات نمونه سعی شده است امیزان اهمیت این تکنیک‌ها نشان داده شود.

كلمات کلیدی : توان مصرفی، طراحی برای کاهش توان، طراحی دیجیتال و پارامترهایی توان مصرفی.

مقدمه

امروزه دانش Low power design (طراحی مصرفی پایین) اهمیت بسیار زیادی در

مندی کروه برق آنلایکاہ پروژه برق و انگاهه زنجان و ایجاده هندی کروه برق آنلایکاہ پروژه برق و انگاهه زنجان

- در تکنولوژی جدید اکثر سیستم ها به طور مستقیم از برق شهر تغذیه نمی کنند بلکه از باطرب

های قابل شارژ تغذیه می کنند. مانند تلفن های همراه و کامپیوترهای قابل حمل و... . به همین دلیل اگر

توان مصرفی را در سیستم کاهش دهیم ، مدت زمان بیشتری از باطرب می توان استفاده کرد که این یک

عامل مهم و اساسی برای طراحان دیجیتال بوده و باعث تحقیقات گسترده ای در این زمینه شده است.

- به مرور زمان چون تعداد عناصر داخلی مدارات مجتمع، در حال افزایش است، به تبعیت ازان توان

مصرفی هم چندین برابر می شود که باید روش هایی در طراحی مدارات استفاده گردد تا بتوانیم میزان

توان کنترل مصرفی را کنترل کنیم ؛ که مهمترین نتیجه ای آن، کاهش توان افزایش کارایی^۱ و سرعت مدار و

همچنین افزایش قابلیت اطمینان و طول عمر مدار خواهد بود.

- دلیل دیگر هزینه ای بسته بندی^۲ و خنک کننده^۳ ها می باشد ؛ زیرا تمهداتی که برای خنک

سازی سیستم بکار می رود گاهی خیلی بیشتر از خود سیستم هزینه برتر می باشد.

- در مدارات الکتریکی هرچه دما بالاتر رود ، از سیم های حامل جریان، جریان بیشتری عبور می کند

و این باعث کاهش طول عمر سیم ها می شود و در نتیجه به مرور زمان قسمتی از مدار قطع می شود. حال

مشکل اینجاست که با افزایش دما جریان عبوری از سیم ها افزایش می یابد که افزایش جریان، خود

باعث تشدید افزایش دما می گردد. و در نتیجه احتمال پدیده ای مهاجرت^۴ اتم ها بالاتر می رود. بالاتر

بودن این احتمال، معادل است با پایین بودن ضریب اطمینان^۵ سیستم ؛ پس برای جبران کاهش ضریب

اطمینان ، مجبور به استفاده از تکنیک های دیگری در طراحی هستیم که در مقابل، باعث دادن پنالتی

هایی به صورت افزایش حجم مدار و افزایش تأخیرهای مدار و کاهش کارایی مدار می شود.

آنلایکاہ پروژه برق و انگاهه زنجان و ایجاده هندی کروه برق آنلایکاہ پروژه برق و انگاهه زنجان و ایجاده

مندی کروه برق آنلایکاہ پروژه برق و انگاهه زنجان و ایجاده هندی کروه برق آنلایکاہ پروژه برق و انگاهه

زنجان و ایجاده هندی کروه برق آنلایکاہ پروژه برق و انگاهه زنجان و ایجاده هندی کروه برق آنلایکاہ پروژه

برق و انگاهه زنجان و ایجاده هندی کروه برق آنلایکاہ پروژه برق و انگاهه زنجان و ایجاده هندی کروه برق

آنلایکاہ پروژه برق و انگاهه زنجان و ایجاده هندی کروه برق آنلایکاہ پروژه برق و انگاهه زنجان و ایجاده

مندی کروه برق آنلایکاہ پروژه برق و انگاهه زنجان و ایجاده هندی کروه برق آنلایکاہ پروژه برق و انگاهه

زنجان و ایجاده هندی کروه برق آنلایکاہ پروژه برق و انگاهه زنجان و ایجاده هندی کروه برق آنلایکاہ پروژه

برق و انگاهه زنجان و ایجاده هندی کروه برق آنلایکاہ پروژه برق و انگاهه زنجان و ایجاده هندی کروه برق

آنلایکاہ پروژه برق و انگاهه زنجان و ایجاده هندی کروه برق آنلایکاہ پروژه برق و انگاهه زنجان و ایجاده

مندی کروه برق آنلایکاہ پروژه برق و انگاهه زنجان و ایجاده هندی کروه برق آنلایکاہ پروژه برق و انگاهه

زنجان و ایجاده هندی کروه برق آنلایکاہ پروژه برق و انگاهه زنجان و ایجاده هندی کروه برق آنلایکاہ پروژه

برق و انگاهه زنجان و ایجاده هندی کروه برق آنلایکاہ پروژه برق و انگاهه زنجان و ایجاده هندی کروه برق

آنلایکاہ پروژه برق و انگاهه زنجان و ایجاده هندی کروه برق آنلایکاہ پروژه برق و انگاهه زنجان و ایجاده

مندی کروه برق آنلایکاہ پروژه برق و انگاهه زنجان و ایجاده هندی کروه برق آنلایکاہ پروژه برق و انگاهه

زنجان و ایجاده هندی کروه برق آنلایکاہ پروژه برق و انگاهه زنجان و ایجاده هندی کروه برق آنلایکاہ پروژه

برق و انگاهه زنجان و ایجاده هندی کروه برق آنلایکاہ پروژه برق و انگاهه زنجان و ایجاده هندی کروه برق

آنلایکاہ پروژه برق و انگاهه زنجان و ایجاده هندی کروه برق آنلایکاہ پروژه برق و انگاهه زنجان و ایجاده

مندی کروه برق آنلایکاہ پروژه برق و انگاهه زنجان و ایجاده هندی کروه برق آنلایکاہ پروژه برق و انگاهه

زنجان و ایجاده هندی کروه برق آنلایکاہ پروژه برق و انگاهه زنجان و ایجاده هندی کروه برق آنلایکاہ پروژه

برق و انگاهه زنجان و ایجاده هندی کروه برق آنلایکاہ پروژه برق و انگاهه زنجان و ایجاده هندی کروه برق

آنلایکاہ پروژه برق و انگاهه زنجان و ایجاده هندی کروه برق آنلایکاہ پروژه برق و انگاهه زنجان و ایجاده

مندی کروه برق آنلایکاہ پروژه برق و انگاهه زنجان و ایجاده هندی کروه برق آنلایکاہ پروژه برق و انگاهه

زنجان و ایجاده هندی کروه برق آنلایکاہ پروژه برق و انگاهه زنجان و ایجاده هندی کروه برق آنلایکاہ پروژه

برق و انگاهه زنجان و ایجاده هندی کروه برق آنلایکاہ پروژه برق و انگاهه زنجان و ایجاده هندی کروه برق

آنلایکاہ پروژه برق و انگاهه زنجان و ایجاده هندی کروه برق آنلایکاہ پروژه برق و انگاهه زنجان و ایجاده

مندی کروه برق آنلایکاہ پروژه برق و انگاهه زنجان و ایجاده هندی کروه برق آنلایکاہ پروژه برق و انگاهه

زنجان و ایجاده هندی کروه برق آنلایکاہ پروژه برق و انگاهه زنجان و ایجاده هندی کروه برق آنلایکاہ پروژه

برق و انگاهه زنجان و ایجاده هندی کروه برق آنلایکاہ پروژه برق و انگاهه زنجان و ایجاده هندی کروه برق

آنلایکاہ پروژه برق و انگاهه زنجان و ایجاده هندی کروه برق آنلایکاہ پروژه برق و انگاهه زنجان و ایجاده

مندی کروه برق آنلایکاہ پروژه برق و انگاهه زنجان و ایجاده هندی کروه برق آنلایکاہ پروژه برق و انگاهه

زنجان و ایجاده هندی کروه برق آنلایکاہ پروژه برق و انگاهه زنجان و ایجاده هندی کروه برق آنلایکاہ پروژه

برق و انگاهه زنجان و ایجاده هندی کروه برق آنلایکاہ پروژه برق و انگاهه زنجان و ایجاده هندی کروه برق

آنلایکاہ پروژه برق و انگاهه زنجان و ایجاده هندی کروه برق آنلایکاہ پروژه برق و انگاهه زنجان و ایجاده

مندی کروه برق آنلایکاہ پروژه برق و انگاهه زنجان و ایجاده هندی کروه برق آنلایکاہ پروژه برق و انگاهه

زنجان و ایجاده هندی کروه برق آنلایکاہ پروژه برق و انگاهه زنجان و ایجاده هندی کروه برق آنلایکاہ پروژه

برق و انگاهه زنجان و ایجاده هندی کروه برق آنلایکاہ پروژه برق و انگاهه زنجان و ایجاده هندی کروه برق

¹ Performance
² packaging
³ fan
⁴ immigration
⁵ Reliability

نگاهه زنجان و اشکده هندسی کروه برق آزمایشگاه پژوهه برق و اشگاهه زنجان و اشکده هندسی کروه برق آزمایشگاه پژوهه برق و اشگاهه زنجان

نگاهه زنجان و اشکده هندسی کروه برق آزمایشگاه پژوهه برق و اشگاهه زنجان و اشکده هندسی کروه برق آزمایشگاه پژوهه برق و اشگاهه زنجان


- در برخی موارد ، پس از آماده شدن IC¹ ، موقع تست² کردن باعث می شود که به دلیل بالا بودن دما، این اتفاق رخ می دهد. برای توضیح بیشترمی توان گفت، وقتی که مدار در حالت

تغییر مقدار در بیت ها را خواهیم داشت) ولی در زمان تست کردن، قضیه کمی متفاوت می شود. در صنعت برای این که مدت زمان تست کردن مدار را کاهش دهنده، از ورودی هایی استفاده می شود که میزان بیشتری از خطاهای را پوشش دهنده. چون در زمان تست کردن خود را محدود کرده ایم که از بیشتری از ورودی هایی استفاده کنیم که بیشترین مقدار خطای تشخیص دهنده، لذا در اکثر موارد سیگنالهای کروه برق آزمایشگاه پژوهه برق و اشگاهه زنجان

یابد. از طرفی در ادامه بحث، خواهیم گفت که تغییر سیگنال ها با توان مصرفی نسبت مستقیم و خطی دارند. بنابراین همواره در موقع تست IC¹، به دلیل بالا بودن تغییرات سیگنال ها، توان اتصالی نیز بالا خواهد بود. که طراحان low power ایده هایی را برای تست قطعات ارائه می دهنده. هندسی کروه برق آزمایشگاه پژوهه برق و اشگاهه زنجان

- دلیل دیگر ، بحث Hot Spots در تراشه هامی باشد. اگر در تراشه ، یک قسمت بیشتر از قسمت دیگر داغ تر شود باعث می شود که تراشه تغییر شکل دهد یا خم شود که به این نوع گرم شدن شدید بعضی از قسمت های مدار Hot Spots گویند. برای جلوگیری از این اتفاق باید توزیع مصرف توان در تراشه یکنواخت باشد.

شکل 1_1، پدیده Hot Spots را بر روی یک تراشه نشان می دهد که با تغییر رنگ ها داغ شدید یک نقطه مشخصاً دیده می شود.



Hot Spot

شکل ۱_۱: نمایش پدیده‌ی hot spot با تغییر رنگ بر روی یک تراشه

تکنیک های Low power Design بسته به زمینه ای مورد نظر هدف های مختلفی را دنبال می کنند که در آنها کاهش مصرف انرژی و زمان زمانه ای کاهش مصرف انرژی را در زمانه ای که می خواهیم داشت.

- کاهش انرژی لحظه ای
- کاهش متوسط انرژی (برای افزایش طول عمر باطری)
- کاهش توان لحظه ای^۱ و پیک توان^۲

روش هایی برای توزیع یکنواخت توان (چگالی توان^۳) که این عمل برای جلوگیری از **Hot Spots** موثر می باشد.

موانع بسیاری برای پیاده سازی تکنیک های low power وجود دارد که همواره باید تعادلی بین کاهش توان و این موانع برقرار کنیم. (این قانون در زندگی روزمره نیز وجود دارد یعنی برای بدست

۱) کارایی^۴: تکنیک هایی که برای طراحی low power استفاده می شوند عموماً با کاهش کارایی و سرعت مدار همراه هستند که از جهات بسیاری می تواند برای طراحی Low Power، مشکل [3]

ایجاد کند؛ برای مثال فرض می‌کنیم یک کار مشخص در یک ثانیه توسط یک سیستم انجام می‌گیرد و MW توان مصرف می‌کند. و یکار دیگر با بیاده کردن تکنیک توان بر روی همان سیستم همان

¹ Instantaneous Power

² Peak Power

³ Peak Power Power Density

⁴ Performance

انشاه زنجان و اشکدهه مهندسی کروه برق آزمایشگاه پژوهه برق و انشاه زنجان و اشکدهه مهندسی کروه برق آزمایشگاه پژوهه برق و انشاه زنجان و اشکدهه مهندسی کروه برق آزمایشگاه پژوهه برق و انشاه زنجان و اشکدهه مهندسی کروه برق آزمایشگاه پژوهه برق و انشاه زنجان

ثانية کاہش یافت ولی در کل 6^{MW} مصرف توان داشتیم. که مشاهده می کنیم توان مصرفی کلی نه تنها کاہش نیافت، بلکه افزایش نیز یافته است و به ضرر ما تمام می شود. موضوع دیگری که مطرح است این است که برخی از تکنیک های کاہش توان با کاہش سرعت مدار نیز همراه هستند که بعدا در مورد آن و اشکدهه مهندسی کروه برق آزمایشگاه پژوهه برق و انشاه زنجان و اشکدهه مهندسی کروه برق کاہش توان می باشد که همواره باید مورد توجه قرار گیرد.

قابلیت اطمینان^۲: دومین مانع برای پیاده سازی تکنیک ها، ضریب اطمینان می باشد. که

بایت به صورت پشت سر هم ، هر چه فاصله بیت های کدها قبل و بعدی، بیشتر باشد (یا distance Hamming زیاد باشد) ضریب اطمینان بالاتر می رود. در حالی که در low power مطرح می باشد و هرچه Hamming distance کمتر باشد بهتر است.

مساحت^۳: مساحت از موانع دیگر در طراحی low power است. به ازای هر تکنیکی که بزرگ آشنا مدار پیاده می شود یک سری سخت افزار اضافی باید به سیستم اضافه شود که فضای بیشتری را اشغال می کند. و این فضای اضافی، خود به نوعی توان اضافی را مصرف می کند. همچنین یکی از پارامتر های طراحی، کاہش مساحت در حد ممکن است.

آنچه مسلم است این است که باید تکنیک هایی را به کار برد که ضمن اینکه به بهترین نحو توان را اینچه دهنده کروه برق آزمایشگاه پژوهه برق و انشاه زنجان و اشکدهه مهندسی کروه برق کاہش ذکر شده برقرار باشد. ای بین توان و موارد ذکر شده معقولانه.
ما در این پایان نامه، در فصل اول ابتدا به تقسیم بندی و بررسی توان های مصرفی در مدارات دیجیتال می پردازیم سپس با استفاده از این دسته بندها به بررسی پارامترهای تاثیر گذار در توان مصرفی می خواهیم پردازیم. همچنین به معرفی روابطی خواهیم پرداخت که میزان تاثیر گذاری هر پارامتر را بیان می کنند.

در فصل دوم به معرفی چند نمونه از تکنیک های معروف On-chip Interconnects که از میان آن ها تکنیک های کاہش ولتاژ سوئینگ، LWC. Bus Inverting و فشرده سازی اطلاعات خواهیم پرداخت.

¹ Reliability

² coding

³ Area

⁴-trade_off

نمونه به تکنیک های سطح ترانزیستور^۲ و سطح گیت^۳ و ترکیبی از این دو سطح، اشاره خواهیم کرد.

در فصل چهارم با پیاده سازی برخی از این تکنیک ها و شبیه سازی آنها بر روی مدارات نمونه سعی کرده اند.

شده میزان اهمیت این تکنیک ها نشان داده شود.

در قصول احر بیز سیجه کیری و پیشنهادای جهت ادامه‌ی کار از اینه حواهد سد.

¹- core
²- Circuit-Level Techniques

۳ - Gate-Level Techniques

1 core

²- Circuit-Level Techniques

Digitized by srujanika@gmail.com

اول: کامیابی آزمایشگاه پروره برق و انجام زنجان و ایلامی کروه برق آزمایشگاه پروره برق و انجام زنجان و ایلامی

دانشجویان محترم:

جهت دسترسی به متن کامل پایان نامه‌ها به کتابخانه دانشکده مهندسی و یا آزمایشگاه پژوهش گروه برق مراجعه فرمایید.

فصل پنجم:

جمع بندی و پیشنهادات

فصل پنجم: جمع بندی و پیشنهادات

امروز ط احاجی دیجیتاً با آن دیده شده اند، ممکن شده است که بحث کاهش توان مصرف

مدادات دیجیتال امروزه به عنوان یک از مباحثه مهم تحقیقات در منه مدادات الکترونیک

مطح گد

لآن تک: که از مخفیانه و مخفیانه و مخفیانه و مخفیانه و مخفیانه و مخفیانه

وژوون و اندکاونجها بر اساس هدف مورد نظر می توانند توان مصرفی را به صورت های زیر کاهش دهند:

کاهش انرژی لحظه‌ای

کاهش متوسط انرژی (برای افزایش طول عمر یاطری)

کاهش توان احظایان و نکات توان

روش هایی برای توزیع یکنواخت توان (چگالی توان^۱) که این عمل برای جلوگیری از Hot Spots موثر می باشد.

وله، متناسبانه همانند سایر مسائله، که در طبعت مطرح است رای رسیدن به هدف، که کاهش توان

دکوه روزه هر ق و اسکاہ زخال داسکده همی کروه من آنای کاه روزه هر ق و اسکاہ زخان داسکده همی لرمش آنای کاه روزه هر ق و اسکاہ زخال

را دنبال می کند، هزینه هایی نیز باید صرف کرد. هزینه هایی که در کاوش توان مطرح هستند عمدتاً

Area , Reliability , Performance : ایشان

Low Power, High Resolution, and Low Cost

Digitized by srujanika@gmail.com

سیاستی ترد، برای این میظور می بوان بون مصرفی را به دو کروه لکی بقیم ترد. بوان دینامیک له

ناشی از تغییر سیگنال‌ها در مدار می‌باشد و توان استاتیک که در زمانی که هیچ تغییری در سیگنال‌ها

وجود ندارد باز هم ثوانی مصرف می شود. این دو کروه خود نیز به زیر شاهه هایی تقسیم می شوند، برای

نمونه توان دینامیک شاما، توان سوئیچینگ و توان سوئیچینگ می باشد. رابطه ای که برای این دو توان

6 3 11 3 10 1

می توان معرفی گرد به ترتیب به صورت زیر می باشند:

$$P_{SW} = \alpha C_L V_{DD} f$$

$$P_{\text{sw}} = \alpha C_L V_{\text{DD}}^2 f$$

60

فصل پنجم : جمع بندی و پیشنهادات

فصل پنجم : جمع بندی و پیشنهادات

$$P_{SC} = \frac{\beta}{12} (V_{DD} - 2V_t)^3 \cdot t_{rf} \cdot f$$

مندی کروهه رق آزمايگاه تهان، استاتيك نيز شاما، با اينگاه هندسي کروهه رق آزمايگاه روزه رق و انجاه زنجان، واينگاه هندسي Reverse leakage power

$$P_{\text{Reactive}} = V_{DD} \cdot A \cdot J_S$$

و توان Sub threshed leakage با رابطه ی

$$\exp\left(\frac{V_{GS} - V_{th}}{\eta V_T}\right) \left[1 - \exp\left(-\frac{V_{DS}}{V_T}\right)\right]$$

پس با توجه به روابط توان مصرفی، می‌توان نتیجه گرفت پارامترهای موثر در توان مصرفی عبارتند از:

لاریا ایلی ۱۰ میلیون امریکانی بود که در این سال بخوبی اندرونی را داشتند.

Rise time / fall time: ثوانی که زمان زدن و بازگشتن را در میان زمان زدن و بازگشتن ایجاد می‌کند.

کمتر باشد، بہتر می شود۔

Transistor size ، که یک عامل موثر در توان مصرفی و همچنین سرعت مدار می باشد. می

توان گفت هر چه اندازه ترانزیستور کاهش یابد، توان مصرفی افزایش می یابد ولی در عوض سرعت

دما بیا افزایش دما بیان زیاد م شود و با افزایش جیان، دمای دما افزایش م باید و این های دیگر

لارن فرنگی که شدت و شدغ کان نزدیک اند. همچنان که مطلع شدند

حلفه فیدیک متبث می سود. فر کاس نیر رابطه مسقیم با بون دارد.

ولتز استانه V_{th} ، رابطه معکوس با جریان نشستی دارد؛ هر چه V_{th} کمتر شود جریان نشستی افزایش

می یابد. پیچیدگی طراحی و تکنولوژی ساخت و خازن بار نیز از دیگر عوامل موثر در توان مصرفی می

حال برای کاهش توان مصرفی می‌توان تکنیک‌هایی را معرفی کرد که با تغییر در پارامترهای موثر،

توان مصرفی را کاهش داد. البته در اعمال این تکنیک ها باید دقت شود که هزینه های اعمال تغییر از

تلاش های بسیاری در زمینه معرفی تکنیک های موثر و بهینه شده است که در این پایان نامه به معرفی برخی از این تکنیک ها پرداخته ایم.

ما در این پایان نامه تمام سعی خود را کرده ایم که در معرفی تکنیک ها دید مناسبی به خواننده ارائه دهیم. برای نمونه یکی از تکنیک های بسیار موثر در کاهش توان، استفاده از منبع تغذیه با ولتاژ کمتر از

Activity زیادی باشد. ایده‌ی اصلی، در این تکنیک کاهش توان سوئیچینگ با کاهش ولتاژ منبع تغذیه V_{DD} در بخش هایی است که قرار است خازن بزرگی شارژ و دشاز شود و یا قرار است سیگنال دارای

است که در حقیقت توان را به صورت سهمی کاهش می دهد. البته این تکنیک باعث به وجود آمدن

مشکلاتی مانند کاهش حاشیه امنیت سیکنال‌ها و افزایش توان استانیک می‌گردد. پس در اعمال این تکنیک باید به صورت هوشمندانه برآورده از هزینه داده شده نسبت به کاهشی که به دست می‌آید

ما برای اینکه بتوانیم در کی صیحی از این تکنیک ها داشته باشیم در بخش شبیه سازی و پیاده سازی نگران نباشیم.

پایان نامه، به بررسی برخی از این تکنیک‌ها در مدارات نمونه پرداخته ایم که، در عمل نیز تاثیر این تکنیک‌ها نشان داده شده است.

با توجه به مطالب بیان شده می‌توان نتیجه گرفت که مسائل مربوط به کاهش توان در مدارات تا

طراحی های low power به صورت عملی در مدارهای دیجیتال استفاده کرد. لذا ما در این پژوهش سعی نمایشگاه روزبرق و اندکارهایی در این پژوهش از این طریق کردیم.

کرده ایم قدمی در این زمینه برداریم تا پله ای از دامنه‌ی علم طی شود.
در پایان نیز با امید ادامه این تحقیقات، برخی پیشنهاداتی ارائه نموده ایم که می‌توانند زمینه‌ی

اندازه زنجان واگذره مهندسی کروه برق آندازه کاره بروزه برق دانشگاه زنجان واگذره مهندسی کروه برق آندازه کاره بروزه برق دانشگاه

اندازه زنجان واگذره مهندسی کروه برق آندازه کاره بروزه برق دانشگاه زنجان واگذره مهندسی کروه برق آندازه کاره بروزه برق دانشگاه زنجان واگذره مهندسی کروه برق آندازه کاره بروزه برق دانشگاه زنجان واگذره مهندسی کروه برق آندازه کاره بروزه برق دانشگاه زنجان واگذره

پیشنهادات: واگذره مهندسی کروه برق آندازه کاره بروزه برق دانشگاه زنجان واگذره مهندسی کروه برق آندازه کاره بروزه برق دانشگاه زنجان واگذره مهندسی کروه برق آندازه کاره بروزه برق دانشگاه زنجان واگذره مهندسی کروه برق آندازه کاره بروزه برق دانشگاه زنجان واگذره

در روند انجام مطالعات مورد نیاز پایان نامه برخی ایده های قابل بررسی به ذهن رسید که متاسفانه به در روند انجام مطالعات مورد نیاز پایان نامه برخی ایده های قابل بررسی به ذهن رسید که متاسفانه به

دلیل اینکه این پایان نامه در مقطع کارشناسی انجام شد و زمان محدود بود و همچنین نیاز به گردآوری

منبعی جامع برای علاقه مندان آتی این زمینه، اساسی تر از این ایده ها احساس شد لذا به این ایده ها

پرداخته نشد. امید است در تحقیقات آتی بتوان به آنها پرداخت برخی از این ایده ها و موضوعات به شرح کروه برق آندازه کاره بروزه برق دانشگاه

زیر می باشد:

• در طی تحقیقات انجام شده احساس شد که میزان مطالعات بر روی Low Power Test

در سال های اخیر بیشترین مطالب چاپی در زمینه Low Power به خود اختصاص داده است که طبیعتاً می تواند زمینه ی مناسبی برای ادامه تحقیقات در این زمینه باشد.

• همچنین در حین شبیه سازی ها و پیاده سازی ها نیاز به ابزارهایی برای محاسبه مصرفی توان

• همچنین در حین شبیه سازی ها و پیاده سازی ها نیاز به ابزارهایی برای محاسبه مصرفی توان

• همچنین در حین شبیه سازی ها و پیاده سازی ها نیاز به ابزارهایی برای محاسبه مصرفی توان

• یکی از ایده هایی که برای ما قابل تعلم بود، بررسی تکنیک های مربوط Interconnect ها در

FPGA ها بود. زیرا این قطعات از اتصالات فراوانی تشکیل شده اند که دارای خازن بار نسبتاً زیادی

• همچنین در مورد FPGA پیشنهاد روش هایی در حین سنتز و استفاده از اتصالات اضافی برای

کاهش Glitch به نظر قابل بررسی می باشد.

• عین سادگی تکنیک های کاهش توان در مدارات دیجیتال، موضوعی که می تواند مورد بررسی

• عین سادگی تکنیک های کاهش توان در مدارات دیجیتال، موضوعی که می تواند مورد بررسی

• مانند الکترونیک آنالوگ و مخابرات می باشد.

اندازه کاره بروزه برق دانشگاه زنجان واگذره مهندسی کروه برق آندازه کاره بروزه برق دانشگاه زنجان واگذره مهندسی کروه برق آندازه کاره بروزه برق دانشگاه

اندازه کاره بروزه برق دانشگاه زنجان واگذره مهندسی کروه برق آندازه کاره بروزه برق دانشگاه زنجان واگذره مهندسی کروه برق آندازه کاره بروزه برق دانشگاه

اندازه کاره بروزه برق دانشگاه زنجان واگذره مهندسی کروه برق آندازه کاره بروزه برق دانشگاه زنجان واگذره مهندسی کروه برق آندازه کاره بروزه برق دانشگاه

اندازه کاره بروزه برق دانشگاه زنجان واگذره مهندسی کروه برق آندازه کاره بروزه برق دانشگاه

- [1] "The Future Is Low Power and Test" Williams, T.W.; European Test, 2008 13th 25-29 May 2008 Page(s):4 - 4
- [2] "Low Power Techniques for a Mixed-Signal Circuit" Khalek, F.; Yusoff, Z.; Sulaiman, M.-S.; Integrated Circuits, 2007. ISIC '07. International Symposium on 26-28 Sept. 2007 Page(s):73 – 76
- [3] "Design methodology of CMOS low power" Hao Dongyan; Zhang Ming; Zheng Wei; Industrial Technology, 2005. ICIT 2005. IEEE International Conference on 14-17 Dec. 2005 Page(s):114 – 118
- [4] "Survey of low power techniques for VLSI design" De Angel, E.; Swartzlander, E.E., Jr.; Innovative Systems in Silicon, 1996. Proceedings., Eighth Annual IEEE International Conference on 9-11 Oct. 1996 Page(s):159 – 169
- [5] "Current status and trends of CMOS low voltage low power wireless IC designs" Tsang, T.K.K.; El-Gamal, M.N.; Iniewski, K.; Townsend, K.; Haslett, J.; IEEE-NEWCAS Conference, 2005. The 3rd International 19-22 June 2005 Page(s):1 – 4
- [6] "Low power CMOS digital circuit design methodologies with reduced voltage swing" Cheung, T.S.; Asada, K.; Yip, K.L.; Wong, H.; Cheng, Y.C.; Microelectronics and VLSI, 1995. TENCON '95., IEEE Region 10 International Conference on 6-10 Nov. 1995 Page(s):311 – 314
- [7] "A novel reduced swing CMOS bus interface circuit for high speed low power VLSI systems" Golshan, R.; Haroun, B.; Circuits and Systems, 1994. ISCAS '94., 1994 IEEE International Symposium on Volume 4, 30 May-2 June 1994 Page(s):351 - 354 vol.4
- [8] "Approximate arithmetic coding for bus transition reduction in low power designs" Lekatsas, H.; Henkel, J.; Wolf, W.; Very Large Scale

مراجع

Integration (VLSI) Systems, IEEE Transactions on Volume 13, Issue 6, June 2005 Page(s):696 – 707

[9] “IOC-LP: hybrid test data compression/ decompression scheme for low power testing” Chun, S.; Kim, Y.; Yang, M.-H.; Kang, S.; Circuits, Devices and Systems, IEE Proceedings - Volume 153, Issue 4, August 2006 Page(s):391 – 398

[10] “Interframe Bus Encoding Technique for Low Power Video Compression” Bahari, A.; Arslan, T.; Erdogan, A.T.; VLSI Design, 2007. Held jointly with 6th International Conference on Embedded Systems., 20th International Conference on Jan. 2007 Page(s):691 – 698

[11] “Low Power Oriented Test Modification and Compression Techniques for Scan Based Core Testing” Hayashi, T.; Ikeda, N.; Shinogi, T.; Takase, H.; Kita, H.; Test Symposium, 2006. ATS '06. 15th Asian Nov. 2006 Page(s):327 - 332

[12] “Low power test data compression based on LFSR reseeding” Jinkyu Lee; Touba, N.A.; Computer Design: VLSI in Computers and Processors, 2004. ICCD 2004. Proceedings. IEEE International Conference on 11-13 Oct. 2004 Page(s):180 – 185

[13] “Low power encoding schemes for run-time on-chip bus” Po-Tsang Huang; Wei Hwang; Circuits and Systems, 2004. Proceedings. The 2004 IEEE Asia-Pacific Conference on Volume 2, 6-9 Dec. 2004. Page(s):1025 – 1028

[14] “EZ encoding: a class of irredundant low power codes for data address and multiplexed address buses” Aghaghiri, Y.; Fallah, F.; PEDRAM, M.; Design, Automation and Test in Europe Conference and Exhibition, 2002. Proceedings 4-8 March 2002 Page(s):1102

[15] “A Level-Encoded Transition Signaling Protocol for High-Throughput Asynchronous Global Communication” McGee, P.B.; Agyekum, M.Y.; Mohamed, M.A.; Nowick, S.M.; Asynchronous Circuits and

مراجع

Systems, 2008. ASYNC '08. 14th IEEE International Symposium on 7-10 April 2008 Page(s):116 – 127

[16] "Low power encoding for VLSI and ECC duals" Stan, M.R.; Information Theory, 1998. Proceedings. 1998 IEEE International Symposium on 16-21 Aug. 1998 Page(s):19

[17] "Mixed multi-threshold differential cascode voltage switch (MT-DCVS) circuit styles and strategies for low power VLSI design" Chen, W.; Hwang, W.; Kudva, R.; Gristede, G.D.; Kosonocky, S.; Joshi, R.V.; Low Power Electronics and Design, International Symposium on, 2001. 6-7 Aug. 2001 Page(s):263 – 266

[18] "Switching-activity driven gate sizing and Vth assignment for low power design" Yu-Hui Huang; Po-Yuan Chen; TingTing Hwang; Design Automation, 2006. Asia and South Pacific Conference on 24-27 Jan. 2006 Page(s):6 pp.

[19] "Low power design using dual threshold voltage" Yen-Te Ho; Ting-Ting Hwang; Design Automation Conference, 2004. Proceedings of the ASP-DAC 2004. Asia and South Pacific 27-30 Jan. 2004 Page(s):205 – 208

[20] "Mixed-Vth (MVT) CMOS circuit design methodology for low power applications" Liqiong Wei; Zhanping Chen; Roy, K.; Yibin Ye; De, V.; Design Automation Conference, 1999. Proceedings. 36th 21-25 June 1999 Page(s):430 – 435

[21] "Low power synthesis of dual threshold voltage CMOS VLSI circuits" Sundararajan, V.; Parhi, K.K.; Low Power Electronics and Design, 1999. Proceedings. 1999 International Symposium on 1999 Page(s):139 – 14

[22] "Low power design with multi-Vdd and voltage islands (Abstract)" Wong, M.D.F.; ASIC, 2007. ASICON '07. 7th International Conference on

[23] "A low power scheduling method using dual V/sub dd/ and dual V/sub th/" Kun-Lin Tsai; Szu-Wei Chang; Feipei Lai; Shanq-Jang

مراجع

Ruan: Circuits and Systems 2005, ICAS 2005, IEEE International

Ruan, Circuits and Systems, 2005. ICASS 2005. IEEE International Symposium on 23-26 May 2005 Page(s):684 - 687 Vol. 1

[24] "Level-shifter free design of low power dual supply voltage CMOS circuits using dual threshold voltages" Diril A U · Dhillon Y S

Chatterjee, A.; Singh, A.D.; Very Large Scale Integration (VLSI) Systems, IIEEE Transactions on Volume 13 Issue 9 Sept 2005

پیاپی از مایکروسافت پرتوه برق و اسکاگز سنجان و اسکاگز هندی در راه رسانی و ایجاد این دستگاه برای کاربران
Page(s):1103 – 1107

[25] "Technology Decomposition and Mapping Targeting Low Power Dissipation" Chi-Ying Tsui; Pedram, M : Despain, A M : Design

دیسپریشن اچ پینگ چان، پارام، می، بسپان، آمی، بسپان
وژه برنامه دانشجویان
آزادی، ۱۹۹۳، ۳۰th Conference on 14-18 June 1993 Page(s):68—
73

[261] "Low power combinational circuit synthesis targeting multiplexer" ق و اندیشه زبان و اندیشه مهندسی کوچکتر آن را درست نمایند و اندیشه زبان و اندیشه مهندسی کوچکتر آن را درست نمایند

[26] "Low power combinational circuit synthesis targeting multiplexer based FPGAs" Satyanarayana, D.; Chattopadhyay, S.; Sasidhar, J.; VLSI Design, 2004. Proceedings. 17th International Conference on

و ساخته و متنی که در پنجمین همایش انجمن روانشناسی اسلامی و ایرانی برگزار شد، از پژوهش‌های این همایش است. این پژوهش در سال ۲۰۰۴ در شهر تهران برگزار شد.

[27] "Multi-level approaches to low power 16-bit ALU design" Beom Seon Ryu; Hyeong Sek Oh; Kio Hak Shim; Kio Young Lee; Tae Won

Seon Ryu, Hyo Young Suk Oh, Kie Hak Shim, Kie Young Lee, Tae Won Cho;
ASICS '89, AP ASIC '89, The First IEEE Asia Pacific Conference on

ASICS, 1999. AP-ASIC'99. The First IEEE Asia Pacific Conference on
23-25 Aug. 1999 Page(s):158 – 161