



دانشگاه زنجان

پایان نامه کارشناسی

عنوان: بررسی و طراحی مدارات لازم برای خودآزمونی تراشه های FPGA

تارش: سیدناصر موسوی

فصل اول: معرفی

- ۱- ساختار FPGA
۲- BIST

۱-۲ برای FPGA BIST

- ^{۱-۴} Virtex-4 FPGA های ^{۱-۵} شرح یابان نامه.

۱-۴.. Virtex-4 های FPGA

۱-۲ ساختار FPGA

۲-۱-۳ ساختار PLB

- ۱۱-۴ شبکه اتصال دهنده قابل برنامه ریزی

۲-۱ ساختار Virtex-4

- ۱۴-۲-۲ مرور کلی بر ساختار ۴-Virtex

- ۱۳-۲-۲ اتصالات برنامه‌پذیر در Virtex-4
۱۴-۲-۲ منابع مسیریابی سراسری، محلی و اختصاصی
۱۵-۲-۲ FPGA

۲-۵-۵ نامه، نیز

- ۲-۲-۶-خواهند حافظه ساختاری ۲۲

۱-۳-۲ مدل خرابی -

- ^{۲۳} ۲-۳-۲ مدل خرایی چسبیده در سطح ترانزیستور

三

۱-۱-۱ مدل هرایی

- ۴-۲ مساختار کلی BIST ۲۵

1

۹۳	فصل ۵: خلاصه و نتیجه گیری
۹۴	فهرست منابع
۹۰	۳-۱۳-۴ BIST برای خطوط long عمودی ستون غیر PLB
۸۸	۲-۱۳-۴ BIST برای خطوط long افقی
۸۳	۱-۱۳-۴ BIST برای خطوط Long عمودی مربوط به ستون PLB
۸۲	۱۲-۴ BIST برای خطوط سراسری Long
۷۵	۱۲-۴ تست خطوط hex موجود در ستون های غیر PLB
۷۲	۲-۱۲-۴ BIST برای خطوط hex شرقی و غربی
۶۶	۱-۱۲-۴ BIST برای خطوط hex شمالی و جنوبی ستون PLB
۶۵	۱۲-۴ BIST برای خطوط سراسری hex
۶۴	۱۱-۴ تست خطوط double برای خانواده Virtex-4 FX
۵۸	۱۰-۴ تست خطوط double متعلق به ستون های غیر PLB

فصل ۵: خلاصه و نتیجه گیری

۹۳

چکیده پایان نامه

برای داشتن ابزاری انعطاف‌پذیر که امکان پیاده‌سازی انواع مدارات دیجیتال روی آن امکان‌پذیر باشد ^۱ FPGA طراحی و ساخته شد. تراشه نیمه‌هادی قابل برنامه‌ریزی است که می‌توان با استفاده از آن طرح‌های دیجیتالی دلخواه را پیاده‌سازی نمود. در ابتدا به دلیل ساده و کوچک بودن طرح‌ها همچنین عدم وجود تکنولوژی ساخت لازم، FPGA ها نیز ساده بودند و تست آن‌ها توسط تولید کننده و مصرف کننده چندان کار پیچیده‌ای نبود و مدارهای خارجی برای تست FPGA ها به کار می‌رفتند.

با رشد علم و به طبع آن تکنولوژی و توسعه نیازها، FPGA ها نیز پیچیده‌تر شدند. به دلیل گران بودن مدارات تست کننده خارجی و نیز پیچیدگی FPGA های جدیدتر نیاز به ابزار کارآمدتری برای تست آن‌ها احساس می‌شد. لذا روش جدیدی به نام BIST ^۲ ابداع گردید. در این روش FPGA طوری برنامه‌ریزی می‌شود تا بتواند خود را تست نماید. عمل تست به دو قسمت اساسی تست PLB ^۳ ها و تست اتصالات (سیم‌ها) تقسیم می‌شود.

در این پایان نامه این دو موضوع را برای خانواده 4-Virtex از شرکت Xilinx با تأکید بیشتر بر تست اتصالات مورد بحث قرار داده‌ایم.

¹ Field Programmable Gate Array

² Built In Self Test

³ Programmable Logic Block

فصل اوّل

معنی

امروزه سهم مهمی از بازار IC متعلق به FPGA می‌باشد [۱]. FPGA ها کاربردهای وسیعی در زمینه‌های گوناگون دارند که برای نمونه می‌توان به کاربرد آن‌ها در پردازش سیگнал‌های دیجیتال، سیستم‌های فضایی، تشخیص صوت و غیره اشاره نمود [۱]. علاوه بر موارد فوق کاربرد مهم‌تر FPGA در

FPGA رمینه ساخت نمونه اولیه^۱ از طرح دیجیتالی در فرایند تولید می‌باشد. چون طراحی بر اساس پیازی به ساخت IC ندارد(یک FPGA به راحتی با انجام یک طراحی دیجیتالی برنامه‌ریزی می‌گردد)، زمان و هزینه به شدت کاهش می‌یابد که این مسئله به نوبه خود منجر به محبوبیت کنونی ها می‌شود.^[۲]

به دلیل وجود تقاضای بالا در زمینه FPGA و پیشرفت روزافزون علم و نیاز به FPGA های فدر تمند این صنعت روز به روز در حال پیشرفت است. مانند هر سیستم دیگر FPGA ها در مرحله فولید باید تست شوند. علاوه بر این باید، اینکه قابلیت اطمینان سیستم طراحی شده بر منابع FPGA

الاتر رود، طراح نیز به ابزارهای تست نیازمند خواهد بود. هر پیشرفتی در زمینه طراحی مدارات مجتمع تلاش‌ها و مسائل جدید در زمینه تست همراه خواهد بود [۳]. با پیشرفت روزافرون ساختار FPGA‌ها بزارهای تست نیز باید گسترش یابند. هزینه و زمان دو فاکتور مهم و تعیین‌کننده در زمینه تست هستند.

BIST روشی است که نیاز به فضای اضافی برای تعییه کردن ادوات تست در درون چیپ و یا خارج از آن را از بین می‌برد و در مقایسه با روش‌های تست خارجی یه زمان بسیار کمتری نیازمند است.

۱-۱ ساختار FPGA

FPGA ها ادوات منطقی برنامه پذیری هستند که می توانند برای انجام هر نوع عملیات دیجیتالی

برنامه ریزی گردند. FPGA ها به دلیل انعطاف پذیری و سرعت بخشیدن به فرایند طراحی بسیار محبوب


برای برنامه ریزی یک FPGA ابتدا طرح مدار به کمک نرم افزار به رشته ای از بیت ها تبدیل

می شود. سپس این رشته بیت ها درون حافظه ساختاری^۱ FPGA قرار می گیرند [۳]. در FPGA های

قدیمی برای تغییر طرح مدار باید کل حافظه ساختاری را دوباره برنامه ریزی نمود. اما FPGA های امروزی این قابلیت را دارند که بتوان قسمتی از حافظه ساختاری آنها را تغییر داد که به این روش

یک FPGA از یک آرایه مت Shank از PLB^۲ ها، بلوک های ورودی/خروجی و هسته های تعییه شده^۳ مانند بلوک های حافظه، گیرنده و فرستنده های پرسرعت و پردازندگان سیگنال دیجیتال تشکیل

شده است که بوسیله شبکه اتصال دهنده برنامه پذیر^۴ (منابع مسیر یابی)^۵ به یکدیگر متصل می گردند. شکل ۱-۱ یک FPGA نوعی را نشان می دهد.



شکل ۱-۱ : ساختار کلی یک FPGA [۷]

¹ Configuration memory

² Partial reconfiguration

³ Programmable Logic block

⁴ Embedded core

⁵ Programmable interconnect network

⁶ Routing resources

PLB ها معمولاً از گیت‌های منطقی، مالتی‌پلکسرها، فلیپ‌فلاب‌ها و جداول مراجعه‌ای^۱ (LUT) تشکیل شده‌اند و منابع منطقی یک FPGA را تشکیل می‌دهند. بلوک‌های ورودی و خروجی مدیریت انتقال سیگنال‌ها را بین PLB ها و پایه‌های فیزیکی FPGA بر عهده دارند [۷]. شبکه اتصال دهنده برنامه‌پذیر از قسمت‌های سیمی و سوئیچ‌های قابل برنامه‌ریزی تشکیل شده است. PLB ها و سیم‌ها می‌توانند برای ایجاد یک مدار منطقی دلخواه بوسیله سوئیچ‌ها به یکدیگر متصل گردند.

BIST ۱-۲

برای ارائه سیستم‌های الکترونیکی و مدارات مجتمع با کیفیت و بدست آوردن رضایت مشتریان توسط تولیدکنندگان و نیز برای بالا بردن هرچه بیشتر قابلیت اعتماد بردها و سیستم‌های الکترونیکی و استفاده از ساختارهای تحمل‌پذیر خطأ^۲ باید ابزاری برای تست آن‌ها یافت. می‌توان از مدارهای خارجی تست کننده برای این منظور استفاده کرد. این مدارها مدارهای با قابلیت اطمینان بسیار بالا هستند که ورودی‌هایی را به سیستم اعمال و خروجی‌هایی را بازدید می‌کنند و بر این اساس سالم یا معیوب بودن سیستم (چیپ) تعیین می‌شود. اما با به دلیل گران بودن این ادوات و پیچیدگی روزافزون سیستم‌های الکترونیکی بویژه چیپ‌ها این روش عملایق قابل استفاده نخواهد بود. لذا نیاز به ساختاری انعطاف‌پذیرتر و قدرتمندتر وجود دارد. روش BIST به دلایل فوق ایجاد و گسترش یافته است.

BIST سبکی است که می‌تواند در همه سطوح چیپ، مدار و سیستم مورد استفاده قرار گیرد. ساختار کلی BIST مانند بلوک دیاگرام شکل ۱-۲ است. این ساختار دارای دو بلوک اساسی و دو بلوک اضافی (جانبی) می‌باشد [۸]. TPG^۳ و ORA^۴ دو بلوک اساسی می‌باشند. در حالی که TPG در حال تولید پی‌رفتی از الگوهای تستی برای تست CUT (مدار تحت تست)^۵ می‌باشد ORA در حال بررسی خروجی مدار است و خروجی مدار تحت تست را به سیگنال‌هایی به صورت مردود/قبول در می‌آورد [۸].


¹ Look-up table

² Fault tolerance

³ Test Pattern Generator

⁴ Output Response Analyzer

⁵ Circuit under test



شکل ۱-۲: بلوک دیاگرام کلی ساختار BIST


دو بلوک جانبی که برای استفاده از ساختار BIST در سطح سیستمی به کار می‌روند مدار ایزوله کننده ورودی و کنترل کننده تست هستند. مدار کنترل کننده تست وظیفه کنترل روند تست و مدار ایزوله کننده برای انتخاب خروجی TPG در وضعیت تست و ورودی‌های سیستم در حالت عادی کار مدار به کار می‌رود [۸].

سیگنال شروع برای خارج کردن مدار از حالت کار عادی و شروع عملیات BIST می‌باشد. سیگنال جانبی پایان نیز نشان‌دهنده اتمام عملیات تست و معتبر بودن نتایج BIST می‌باشد و مشخص می‌کند نتایج قابل استفاده بوده و می‌توانند برای مشخص کردن سالم و یا معیوب بودن مدار تهث بتست به کار وند.

FPGA پایی BIST

FPGA ها به دلیل قابل برنامه ریزی بودن منابع داخلی می توانند به حالت های گوناگون برنامه ریزی گردد و این امر تست کردن آن ها را مشکل می کند. اما از سوی دیگر همین قابلیت برنامه ریزی باعث می شود تا بتوان FPGA ها را طوری برنامه ریزی کرد که قادر به تست خود شوند [۸]. یکی از کاربردهای مهم BIST استفاده از آن برای تست FPGA می باشد. استراتژی اصلی در این

برنامه‌ریزی FPGA به صورتی است که تعدادی از PLB‌ها به صورت IPG



شکل ۱-۳: نحوه پیکربندی FPGA در روش BIST

برای تست منابع مسیر یابی، نیز از سکنندی بالا استفاده می‌شود با این تفاوت که به حای بلوك

ا: مدهاء، کار،) انجام م شود فنا تست^۳ و به گوهه افاهه، تست که منج به تست کاما بک PLB

۲- پروژه ایجاد سیستم اطلاعاتی امنیتی و ایمنی از طریق فناوری EPC

-۲ FPGA ریزی برنامه اسبرنامه های مقابله شامل شست شست فاز های کامپیوتری است: دوره دندن خود را می شود.

آغاز تست ۳- تولید الگوی تست ۴- آنالیز کردن پاسخ‌های خروجی ۵- خواندن نتایج.

برای اینکه زمان لازم برای عمل تست حداقل گردد باید در هر دوره تست نصف PLB ها

آنماش شمند تا ده دوه تست (که حداقل تعداد ممکن است) تمام PLB ها مدد آزمون قاره گردند.


ارسالی میشوند و در آن موارد سمت از داخل شهادت میگذشت اما همچنانکه معمول است که مورد ارجمند بزرگ نباشد.

¹ Block Under Test

² Wires Under Test(WUTs)

³ Test phase

4 Test session



شکل ۴-۱: دوره‌های برنامه‌ریزی FPGA

BIST د، FPGA ها هیچگونه مشکل، اتلاف فضای کاهش، بازدهی، رابطه نخواهد کرد؛ بنابراین

راحتی پس از انجام تست می‌توان مدارات مربوط به **BIST** را با مدارات سیستمی جایگزین نمود. بخش

اعظم FPGA از منابع منطقی و مسیریابی تشکیل شده است [۹] و به همین دلیل بیشتر تحقیقاتی که در زمینه BIST انجام شده مربوط به همین دو مورد است. به دلیل اهمیت موضوع در این پایان نامه نیز

Virtex-4 های FPGA ۱-۴

در این پایان نامه برای درک بهتر موضوع ساختارهای BIST برای FPGA های خانواده Virtex-4 متعلق به شرکت Xilinx مورد بررسی قرار گرفته اند. این FPGA ها آرایه های گیتی قابل برنامه ریزی هستند که به منظور طراحی با چگالی و بازدهی بالا ساخته شده اند [۱۰]. این FPGA ها

علاوه بر دارا بودن چگالی عظیمی از PLB ها دارای حافظه RAM و پردازنده سیگنال دیجیتال هستند.

۱-۵ شرح پایان نامه

این پایان نامه به هر دو جنبه تست یک FPGA یعنی تست منابع منطقی و نیز تست منابع

مسیریابی (با تاکید بیشتر بر تست منابع مسیریابی) می‌پردازد. برای تست کامل FPGA باید هر دو منبع

به طور جداگانه مورد آزمایش قرار گیرند. در تمام کارهای پیشین به طور ضمنی فرض شده است که در هنگام آزمایش یکی از منابع، دیگری بدون خرابی است.

ما در بررسی‌های خود روش‌های مختلف موجود را بررسی کرده و با توجه به توانایی تشخیص خرابی‌ها و زمان مورد نیاز برای تست توسط این روش‌ها، بهترین روش را انتخاب خواهیم کرد. برای بهبود سرعت روش‌ها از امکانات Virtex-4، از جمله قابلیت برنامه‌ریزی تکه‌ای استفاده خواهیم کرد.

مابقی پایان‌نامه به صورت مقابله با سازمان داده شده است: در فصل ۲ پیش‌زمینه‌هایی که برای درک بهتر موضوع مورد نیاز هستند ارائه شده‌اند. فصل ۳ به بررسی روش‌های مختلف تست منابع منطقی می‌پردازد.

فصل ۴ به ارائه ساختارهای مربوط به تست منابع مسیریابی اختصاص دارد. در نهایت با جمع‌بندی در فصل ۵ پایان‌نامه را به پایان خواهیم برد.

دانشجویان محترم:

جهت دسترسی به متن کامل پایان نامه‌ها به کتابخانه دانشکده مهندسی و یا آزمایشگاه پژوهش گروه برق مراجعه فرمایید.

فهرست منابع

- [1] S. Brown, R. Francis, J. Rose, and Z. Vranesic, *Field-Programmable Gate Arrays*, Boston, MA: Kluwer Academic Publishers, 1992.
- [2] Chmelář, Erik: *The Test And Diagnosis Of FPGAs*, Stanford University, 2004.
- [3] Dhingra, Sachin: *Built-In Self-Test Of Logic Resources In Field Programmable Gate Arrays Using Partial Reconfiguration*, Auburn University, 2006.
- [4] J.M. Rabaey, A. Chandrakasan, B. Nikolić, *Digital Integrated Circuits: A Design Perspective*, 2nd Edition, Pearson Education, 2003.
- [5] ___, "Two Flows for Partial Reconfiguration: Module Based or Difference Based", Application Note XAPP290, Xilinx Inc., 2004.
- [6] M.Abramovici, C. Stroud, " BIST-Based Test and Diagnosis of FPGA Logic Blocks ", IEEE Trans. on VLSI Systems, Vol. 9,No. 1, pp. 159-172, 2001.
- [7] Yao, Jia: *BUILT-IN SELF-TEST OF GLOBAL ROUTING RESOURCES IN VIRTEX-4 FPGAS*, Auburn University, 2009.
- [8] C. Stroud, *A Designer's Guide to Built-In Self-Test*, Kluwer Academic Publishers, Boston MA, 2002.
- [9] J. Rose, A.E. Gamal, A. Sangiovanni-Vincentelli, "Architecture of Field-Programmable Gate Arrays", Proc. of IEEE, Invited Paper, pp. 1013-1029, 1993.
- [10] ___, "Virtex-4 Family Overview", Product Specification DS-112, Xilinx Inc., 2007.

[11] B. Dixon, “Built-In Self-Test of The Programmable Interconnect In Field Programmable Gate Arrays,” Auburn University, 2008.

[12] C. Stroud, K. Leach, T. Slaughter, “BIST for Xilinx 4000 and Spartan Series FPGAs: A Case Study”, Proc. of Intn'l Test Conf., pp. 1258-1267, 2003.

[13] Xilinx, Inc., The Programmable Logic Data Book. Xilinx, Inc., San Jose, CA, 2002.

[14] M.J.S. Smith, *Application Specific Integrated Circuits*, Addison-Wesley, 1997.

[15] ___, “Virtex-4 User Guide”, UG070, Xilinx Inc., 2008

[16] C. Stroud, J. Nall, M. Lashinsky, and M. Abramovici, “BIST-Based Diagnosis of FPGA Interconnect,” Proc. IEEE International Test Conf., pp. 618-627, 2002

[17] “Xilinx Delivers Virtex-4 FPGAs”, Xilinx Press Release #0480, www.xilinx.com.

[18] “Xilinx Corp FPGA Editor Software Manual”, Software Manual 9.2i, Xilinx, Inc., 2005.

[19] ___, “Virtex-4 Configuration Guide”, UG071, Xilinx Inc., 2005

[20] S. Garimella, “Built-In Self-Test for Regular for Regular Structure Embedded Cores in System-on-Chip”, Master's Thesis, Auburn University, 2005

[21] C. Stroud, S. Garimella, “Built-in Self-test and Diagnosis of Multiple Embedded Cores in SoCs”, Proc. of Intn'l Conf. on Embedded Systems and Applications, pp. 130-136, 2005.

[22] A. Newalkar, “Alternative Techniques for Built-In Self-Test of Field Programmable Gate Arrays”, Master's Thesis, Auburn University, 2005.

[23] S. Gupta, J. Rajska, J. Tyszer, "Test Pattern Generation Based on Arithmetic Operations", Proc. of Intn'l Conf. on Computer-Aided Design, pp. 117-124, 1994.

[24] L. Wang, C. Stroud, and N. Touba, *System On Chip Test Architectures: Nanometer Design for Testability*, Amsterdam: Elsevier, 2007.

[25] C. Stroud, J. Bailey, J. Emmert, D. Nickolic, and K. Chhor, "Bridging Fault Extraction from Physical Design Data for Manufacturing Test Development," Proc. IEEE International Test Conf., pp. 760-769, 2000.

[26] V. Suthar and S. Dutt, "Mixed PLB and Interconnect BIST for FPGAs Without Fault-Free Assumptions," Proc. IEEE VLSI Test Symp., pp. 36-43, 2006.

[26] J. Sunwoo and C. Stroud, "Built-In Self-Test of Configurable Cores in SoCs Using Embedded Processor Dynamic Reconfiguration," Proc. International System-on-Chip Design Conf., pp. 174-177, 2005.

[27] S. Dhingra, S. Garimella, A. Newalkar, and C. Stroud, "Built-In Self-Test for Virtex and Spartan II FPGAs Using Partial Reconfiguration," Proc. IEEE North Atlantic Test Workshop, pp. 7-14, 2005.

[28] C. Stroud, S. Wijesuriya, C. Hamilton, and M. Abramovici, "Built-In Self-Test of FPGA Interconnect," Proc. IEEE International Test Conf., pp. 404-411, 1998.

[29] B. Dixon and C. Stroud, "Analysis and Evaluation of Routing BIST Approaches for FPGAs," Proc. IEEE North Atlantic Test Workshop, pp. 85-91, 2007.

[30] X. Sun, J. Xu, B. Chan, and P. Trouborst, "Novel Technique for Built-In Self-Test of FPGA Interconnects," Proc. IEEE International Test Conf., pp. 795-803, 2000.