دانشگاه زنجان

دانشکده مهندسی

گروه برق

پایان نامه کارشناسی

گرایش الکترونیک

عنوان: طراحی و ساخت دمدولاتور FM با استفاده از PLL

استاد راهنما: دکتر فرشاد مریخ بیات

نگارش: سیده نفیسه میر ابراهیمی

تاریخ دفاعیه: دی ماه ۱۳۸۸

فهرست مطالب

فصل اول: آشنایی با مبانی حلقهٔ قفل فاز ۱

۱-۱ مقدمه ۱

۱-۲ تاریخچه ۱

۱-۳ ساختمان و نحوهٔ عملکرد حلقه‌های قفل فاز ۲

۱-۴ حلقهٔ قفل فاز دیجیتال ۳

۱-۵ حلقهٔ قفل فاز آنالوگ ۳

۱-۶ اجزای حلقه ۶

۱-۶-۱ آشکار ساز فاز ۶

۱-۶-۲ انواع نوسانسازها ۸

۱-۶-۳ مسیر فیدبک و تقسیم کنندهٔ فرکانس ۱۰

فصل دوم: معادلات ریاضی حاکم بر حلقهٔ قفل فاز ۱۱

۲-۱ معادلات حاکم بر حلقهٔ قفل فاز آنالوگ ۱۱

۲-۲ تحلیل سیستم کنترلی حلقهٔ قفل فاز ۱۳

۲-۳ کاربردهای حلقهٔ قفل فاز ۱۶

۲-۳-۱ بازیابی پالس ساعت ۱۷

۲-۳-۲ از بین بردن اثرات نامطلوب ناشی از تاخیر در نمونه برداری ۱۷

۲-۳-۳ تولید پالس ساعت ۱۸
۲-۳-۴ گستردن طیف ۱۸
۲-۳-۵ توزیع پالس ساعت ۱۹
فصل سوم: آی سی آشکارساز تُن LM567 ..... **۲۱**
۳-۱ مقدمه ۲۱
۳-۲ تحلیل نحوهٔ عملکرد مدار ۲۲
۳-۳ مدار پیاده سازی شده ۲۵
مراجع **۲۷**
پیوست ۱: برگهٔ اطلاعات آی سی LM567 ..... **۲۸**

چکیده

این پایان نامه به بررسی نحوهٔ پیاده‌سازی یک دمدولاتور FM با استفاده از حلقه‌های قفل فاز (PLL) می‌پردازد. برای این منظور ابتدا در فصل یک پایان نامه مقدمه‌ای در مورد نحوهٔ عملکرد و ساختمان حلقه‌های قفل فاز ارائه شده و مروری بر برخی از کاربردهای مهم حلقه‌های قفل فاز انجام شده است. از جمله مطالب مهم عنوان شده در این فصل می‌توان به آشکارسازهای فاز، فیلتر حلقه و نوسانساز کنترل شده با ولتاژ اشاره کرد. فصل دوم به بررسی روابط ریاضی حاکم بر حلقه‌های قفل فاز می‌پردازد. برخی از جنبه‌های مهم مربوط به این سیستمها، از جمله تاثیر فیلتر حلقه بر کیفیت پاسخ دهی سیستم در این فصل مورد بحث قرار گرفته است. فیلترهای مورد بحث در فصل دو شامل فیلترهای RC مرتبهٔ یک و دو هستند. برخی دیگر از کاربردهای جالب PLL در فصل دو به طور خلاصه معرفی شده است. فصل سوم پایان نامه به بررسی آی سی آشکارساز تُن LM567 می‌پردازد. آشکار ساز تُن در واقع یک دمدولاتور FM ساخته شده به روش PLL است که خروجی آن یک موج مربعی هم فرکانس با سیگنال مدوله کننده می‌باشد. مدار داخلی این آی سی به اختصار در فصل سوم پایان نامه تحلیل شده است. همانطور که در متن پایان نامه نیز به آن اشاره شده، در این آی سی از ضرب کننده‌های گیلبرت به عنوان آشکارساز فاز و از مولتی ویبراتورها به عنوان نوسانسازهای کنترل شده با ولتاژ استفاده شده است. نقشهٔ دمدولاتور FM ساخته شده با این آی سی نیز در انتهای فصل سوم پایان نامه آورده شده است.

فصل اول

آشنایی با مبانی حلقهٔ قفل فاز

۱-۱ مقدمه

حلقهٔ قفل شدهٔ فاز یا *حلقهٔ قفل فاز* در واقع یک سیستم کنترلی است که سیگنالی را که دارای ارتباط ثابت و معینی با فاز سیگنال مرجع است تولید می‌کند. در واقع مدار حلقهٔ قفل فاز هم به فرکانس و هم به فاز سیگنال ورودی به گونه‌ای واکنش نشان می‌دهد که فاز و فرکانس سیگنال تولید شده توسط یک نوسانساز کنترل شده با ولتاژ به ترتیب بر فاز و فرکانس سیگنال مرجع ورودی منطبق شود. حلقهٔ قفل فاز یک نمونه از سیستمهای کنترلی است که بر اساس فیدبک منفی کار می‌کند.

۱-۲ تاریخچه

اولین تحقیقات در مورد سیستمی که بعدها به حلقهٔ قفل فاز معروف شد به سال ۱۹۳۲ بر می‌گردد که طی آن محققان بریتانیایی نوع جدیدی از گیرندهٔ سوپر *هترودایِن آرمسترانگ* را توسعه دادند. در آن روزها این گیرندهٔ جدید به *هموداین* یا *گیرندهٔ مستقیم* معروف شد. هموداین گیرنده‌ای است که در آن فرکانس یک نوسانساز محلی به فرکانس مطلوب تنظیم و سپس در سیگنال ورودی ضرب می‌شود. بدین ترتیب می‌توان سیگنال مدوله کنندهٔ اولیه را استخراج کرد. در آن دوران هدف از این کار توسعهٔ نسل جدیدی از مدارات گیرنده بود که در مقایسه با گیرنده‌های سوپر هترودایِن به مدارات تنظیم شدهٔ کمتری احتیاج داشته باشند. از آنجایی که در گیرنده‌های سوپر هترودایِن فرکانس نوسانساز محلی به سرعت دستخوش تغییر می‌شد لذا در

گیرنده‌های همودایِن تکنیکی مورد استفاده قرار گرفت که در آن به طور خودکار یک فرکانس تصحیح به نوسانساز محلی تزریق شود تا فاز و فرکانس نوسانساز محلی تا حد امکان ثابت نگه داشته شود. این تکنیک اولین بار در سال ۱۹۳۲ در مقاله‌ای توسط فردی به نام *هنری بلس‌دسیزی*[1] مطرح شد. در گیرنده‌های تلویزیون آنالوگ حداقل از اواخر دهۀ ۳۰ میلادی به بعد از مدارات قفل فاز برای استخراج پالسهای سویپ افقی و عمودی از پالسهای همزمان‌سازی استفاده شده است.

پس از آن که در سال ۱۹۶۹ برای اولین بار یک مدار PLL به طور کامل بر روی یک تراشه ساخته شد استفاده از این مدارات گسترش بسیار زیادی یافت (اولین PLL های یکپارچۀ عملی، مدارهای سری ۵۶۰/۵۶۱/۵۶۲ بودند). تنها چند سال بعد کمپانی RCA آی سی PLL توان پایین CD4046 را با استفاده از فناوری CMOS طراحی و به بازار عرضه کرد که به طور گسترده‌ای مورد استقبال مصرف کنندگان قرار گرفت.

برای کسب اطلاعات بیشتر در مورد ساختمان، طرز کار و نحوۀ طراحی حلقه‌های قفل فاز می‌توان به مراجع انتهای پایان نامه مراجعه کرد. مرجع [۱] از جمله مراجع معروف در این زمینه به زبان فارسی می‌باشد. در فصل دهم این کتاب در مورد مدارهای قفل فاز به طور نسبتاً مفصلی صحبت شده و مدار PLL 560 به طور کامل تحلیل شده است. در مراجع [۴] و [۶] در مورد نحوۀ طراحی حلقه‌های قفل فاز به تفصیل صحبت شده است.

۳-۱ ساختمان و نحوۀ عملکرد حلقه‌های قفل فاز

یک حلقۀ قفل فاز را می‌توان به صورت آنالوگ یا دیجیتال پیاده‌سازی کرد که هر دوی اینها از ساختار مشابهی تبعیت می‌کنند. هر PLL از سه جزء اساسی زیر تشکیل شده است:

۱- آشکارساز فاز

[1] Henri de Bellescize

۲- نوسانساز کنترل شده با ولتاژ

۳- مسیر فیدبک (معمولاً شامل تقسیم کننده‌های فرکانس)

در ادامه به طور دقیق‌تر با ساختمان و نحوهٔ عملکرد سه قسمت فوق آشنا خواهیم شد.

۱-۴ حلقهٔ قفل فاز دیجیتال[1] (DPLL)

حلقهٔ قفل فاز دیجیتال از نظر عملکرد کاملاً شبیه به حلقهٔ قفل فاز آنالوگ است با این تفاوت که کاملاً به صورت دیجیتال پیاده‌سازی می‌شود. در DPLL به جای استفاده از *نوسانساز کنترل شده با ولتاژ*[2] (VCO)، ابتدا با استفاده از یک تایمر مرجع نوسانات مربعی تولید می‌شود. سپس با استفاده از یک تقسیم کنندهٔ متغیر، که ضریب تقسیم آن با یک سیگنال دیجیتالی کنترل می‌شود، یک نوسانساز دیجیتالی کنترل شده با سیگنال منطقی تولید می‌گردد.

طراحی و پیاده‌سازی DPLL ها در مقایسه با PLL ها ساده‌تر بوده و حساسیت کمتری نسبت به ولتاژهای نویز دارند. اما به خاطر خطای کوانتیزاسیون ناشی از استفاده از نوسانسازهای غیر آنالوگ همواره مقداری خطای فاز در داخل حلقه وجود دارد. به همین دلیل حلقه‌های قفل فاز دیجیتال در حالتی که فرکانس سیگنال مرجع ورودی خیلی بالا باشد معمولاً کارکرد مناسبی ندارند. از DPLL ها برای *بازیابی داده*[3] نیز استفاده می‌شود.

۱-۵ حلقهٔ قفل فاز آنالوگ

نمودار جعبه‌ای یک حلقهٔ قفل فاز آنالوگ در شکل ۱-۱ نشان داده شده است. نحوهٔ عملکرد این حلقهٔ قفل فاز آنالوگ بدین صورت است که ابتدا مدار آشکارساز فاز، دو سیگنال (سیگنال مدوله شدهٔ وارد شونده به

[1] Digital Phase-Locked Loop
[2] Voltage Controlled Oscillator
[3] Data Recovery

PLL و سیگنال خروجی نوسانساز کنترل شده با ولتاژ) را با هم مقایسه و سیگنال خطایی متناسب با اختلاف فاز بین آن دو تولید می‌کند. سپس این سیگنال خطا از یک فیلتر پایین گذر عبور داده شده و نتیجه به یک نوسانساز کنترل شده با ولتاژ اعمال می‌شود. سیگنال حاصل از نوسانساز کنترل شده با ولتاژ در حالت کلی از یک مقسم فرکانس عبور کرده و مطابق شکل ۱-۱ به ورودی تزریق می‌شود که بدین ترتیب یک حلقهٔ کنترلی با فیدبک منفی تشکیل می‌گردد.



شکل ۱-۱: نمودار جعبه‌ای حلقه قفل فاز آنالوگ

در این حلقهٔ فیدبک اگر فرکانس سیگنال خروجی VCO به هر دلیل دستخوش تغییر شود، سیگنال خطا افزایش می‌یابد که همین باعث می‌شود فرکانس خروجی در جهتی که منجر به کاهش خطا گردد تغییر کند. در شکل ۱-۱ معمولاً سیگنال مدوله شدهٔ ورودی، *سیگنال* مرجع نامیده می‌شود و فرکانس موج حامل این سیگنال معمولاً توسط یک نوسانساز کریستالی ایجاد می‌گردد تا از ثبات فرکانسی بالایی برخوردار باشد.

همانطور که می‌بینیم حلقه‌های قفل فاز آنالوگ معمولاً از یک آشکارساز فاز، فیلتر پایین‌گذر و نوسانساز کنترل شده با ولتاژ که همگی در یک آرایش حلقه بسته قرار گرفته‌اند تشکیل می‌شوند. همچنین ممکن است یک تقسیم کنندهٔ فرکانس نیز در مسیر فیدبک یا در مسیر سیگنال مرجع ورودی (یا هر دو) قرار گرفته باشد با این هدف که فرکانس سیگنال خروجی حلقه برابر با مضرب صحیحی از فرکانس سیگنال مرجع شود. البته با استفاده از برخی تکنیکها می‌توان مضارب غیر صحیحی از فرکانس سیگنال مرجع را نیز تولید کرد.

نوسانساز کنترل شده با ولتاژ یک موج متناوب (معمولاً سینوسی) تولید می‌کند. فرض کنید که در ابتدای کار

فرکانس VCO نزدیک به فرکانس مرجع ورودی (ولی متفاوت با آن) باشد. در این صورت اگر فاز VCO کمتر از فاز سیگنال مرجع باشد آشکارساز فاز باعث خواهد شد که فرکانس VCO در جهت کاهش اختلاف فاز تغییر کند و بالعکس.

فیلتر پایین گذر در شکل ۱-۱ دو وظیفه را در حلقه انجام می‌دهد. اولین وظیفهٔ این فیلتر تعیین خواص مربوط به پایداری حلقه است. در واقع این فیلتر کیفیت پاسخ‌دهی سیستم حلقه بسته به اغتشاشاتی از قبیل تغییرات در فرکانس سیگنال مرجع، تغییرات در تقسیم کنندهٔ احتمالی موجود در حلقه یا سایر اغتشاشات احتمالی در لحظهٔ شروع به کار مدار را تعیین می‌کند. برخی از ملاحظات موثر بر انتخاب این فیلتر عبارتند از: محدودهٔ فرکانسی که عمل قفل شدن باید حول آن انجام شود، سرعت قفل شدن و نیز میزان فراجهش. بسته به نوع کاربرد معمولاً از یکی از این سه فیلتر در حلقه استفاده می‌شود: بهرهٔ تناسبی (از نوع تقویت یا تضعیف)، انتگرالگیر (یا فیلتر پایین گذر) و یا یک مشتقگیر (یا فیلتر بالا گذر). معمولاً پارامترهای فیلتر برای رسیدن به یک حد فاز یا حد بهرهٔ معین انتخاب می‌شود. دومین ملاحظه در موقع انتخاب فیلتر پایین گذر این است که این فیلتر باید بتواند ریپل‌های احتمالی موجود در خروجی آشکارساز فاز را از بین ببرد. از آنجایی که این سیگنال به ورودی VCO وارد خواهد شد لذا کاهش ریپل‌ها باعث بهبود قابل ملاحظه‌ای در کیفیت سیگنال خروجی خواهد شد. البته در انتخاب فیلتر ممکن است فقط یکی یا هر دو ملاحظهٔ فوق در نظر گرفته شود (برای کسب اطلاعات بیشتر دراین زمینه به فصل ۲ مراجعه کنید). در یک سیستم حلقهٔ قفل فاز بسته به نوع کاربرد ممکن است خروجی VCO یا سیگنال کنترل وارده به آن به عنوان خروجی مفید در نظر گرفته شود.

لازم به یادآوری است که در مسیر فیدبک می‌توان به جای تقسیم کنندهٔ فرکانس از ضرب کنندهٔ فرکانس نیز استفاده کرد که در این صورت فرکانس سیگنال خروجی VCO برابر با کسری از فرکانس سیگنال مرجع ورودی خواهد بود.

دانشجویان محترم:

جهت دسترسی به متن کامل پایان نامه‌ها به کتابخانه دانشکده مهندسی و یا آزمایشگاه پروژه گروه برق مراجعه فرمایید.

مراجع

[۱] احسانی اردکانی و مجتبی منصوری (مترجم)، *تحلیل و طراحی مدارهای مجتمع آنالوگ*، چاپ اول (ویراست سوم)، انتشارات نص، ۱۳۷۸.

[2] William F. Egan, *Phase-Lock Basics*, John Wiley & Sons, 1998.

[3] William F. Egan, *Frequency Synthesis by Phase Lock*, 2nd ed., John Wiley & Sons, 2000.

[4] Dan H. Wolaver, *Phase-Locked Loop Circuit Design*, Prentice Hall, 1991.

[5] Richard C. Dorf, *The Electrical Engineering Handbook*, CRC Press, Boca Raton, 1993.

[6] R. E. Best, *Phase-Locked Loops: Design, Simulation and Applications*, McGraw-Hill, 2003.

[7] J. Klapper and J. T. Frankle, *Phase-Locked and Frequency-Feedback Systems*, Academic Press, 1972.